小型细胞加速器
今天，我们将看看专注于5G的加速器。随着企业私有5G网络的兴起，对于能够运行5G网络堆栈并在运行5G网络的系统上或附近提供额外微服务的通用平台的需求也在增加。为了最大化这些平台（通常是x86）的性能，我们需要另一种类型的加速器，专门用于5G工作负载。
许多加速器基于FPGA，以降低开发成本并加快上市时间。英特尔推广他们的N3000 FPGA (https://www.intel.com/content/www/us/en/programmable/products/boards_and_kits/dev-kits/altera/intel-fpga-pac-n3000/overview.html) 智能网卡平台用于加速 5G 工作负载。基于 FPGA 的智能网卡具有整合额外 IP 的灵活性，以提供特定应用工作负载的加速。FPGA 巨头 Xilinx 拥有一个竞争解决方案，称为 T1 (https://www.xilinx.com/applications/wired-wireless/telco.html）还配备有25Gbps的LAN端口，以减少需要插入系统的设备数量。
这些卡片与其他智慧网路介面卡（Smart NICs）不同，因为这些卡片是为了卸载/加速在5G通讯中至关重要的前向错误更正（FEC）而设计的。使用FEC可以通过对消息进行某种冗余编码来控制在不可靠的无线通道上的数据包传递错误，因此即使有信息缺失或出现错误，完整的数据包也可以被重建。这些错误可以通过添加低密度奇偶检查（LDPC）码来检测。由于需要低延迟，因此需要大量计算能力来维持可接受的性能。加速器通过专门的功能模块来解决这些问题，这些模块可以有效地生成FEC和LDPC码，并且与使用通用CPU相比，能耗大幅降低。这些加速器的使用使得以企业为重点的小型5G网路成为可能。在典型的企业场景中，活跃连接数量显着少于电信运营商的典型使用案例。单个FEC加速器能够服务单个无线单元（RU），然后可以支持此使用案例中的典型用户数量。
有竞争技术试图服务相同的产品利基。英特尔正在推广他们的eASIC作为FPGA的替代品。eASIC作为FPGA和ASIC之间的中介技术。主要优势是FPGA的IP可以无需长时间开发就移植到eASIC设计中。作为一种中介解决方案，它在晶片大小、功耗和价格方面处于一个令人满意的中间地带。然而，它确实错过了FPGA更新内部IP以提供新功能或升级功能的能力。
有很多技术需要结合在一起，才能使5G在通用x86平台上实现。我们正处于突破的边缘，并使这些私有5G基础设施的大规模部署成为现实。这对于电信行业来说是一个令人兴奋的时刻，我们希望您能与我们一起参与这个旅程。
